This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(54) CONTROL CIRCUIT FO

SPLAY DEVICE (19) JP

(11) 3-48887 (A)

(43)

(21) Appl. No. 64-185388 (22) 18.7.1989


(71) SEIKO EPSON CORP (72) MOTOMITSU TAKEUCHI(1)

91

(51) Int. Cl⁵. G09G3/18,G02F1/133

PURPOSE: To control a driving voltage with a simple circuit and to prevent the characteristic of the display of liquid crystal from being deteriorated by providing a circuit for controlling the driving voltage applied to a 2nd display device with a display control signal obtained from a signal generation circuit for a 1st display device.

CONSTITUTION: At the time of finishing the initialization of the function mode of a video signal generation circuit 11, a video control signal 21 starts to output definite data. An LCD controller 13 starts to work with the signal 21 and starts to output an LCD control signal 22 to the LCD 14. Therefore, the signal 22 is outputted from the controller 13 to the LCD 14 by the time when the signal 21 is outputted. Since video data 31 being a part of the signal 21 is display data for the LCD 14, the signal 21 is outputted later than another video control signal. The video data 31 is connected to a circuit 15. By detecting the data 31, a driving voltage switching circuit 16 is actuated and an LCD driving voltage 33 is impressed on the LCD 14 so as to start display.



(54) INTEGRATED CIRCUIT FOR DRIVING PLURAL LOADS

(11) 3-48888 (A)

(43) 1.3.1991 (19) JP

(21) Appl. No. 64-184285 (22) 17.7.1989


(71) FUJI ELECTRIC CO LTD (72) NAGATSUGU TAKAGI

(51) Int. Cl⁵. G09G3/36,G02F1/133,H03K17/00

PURPOSE: To form an integrated circuit which can efficiently drive a load by switching data after storing loading data from the data input terminal of the integrated circuit in each storage unit circuit and reading state detection data

from a data output terminal.

CONSTITUTION: The integrated circuit is provided with plural storage unit circuits 10 which respectively store the loading data D and output the data D to the data output terminal Do, and plural driving unit circuits 20 which respectively drive the loads through a driving output terminal To in accordance with the stored data in the circuit 10. Then, a detection circuit 30 which detects the states of the respective terminals To and outputs the state detection data Dd and a data switching circuit 40 which switches the data Dd and the loading data D to give the circuit 10 are also provided. In the case of testing, the loading data D is stored in the respective circuit 10 and the circuit 40 is switched so that the state detection data Dd corresponding to the data D is simultaneously stored in the circuit 10 and successively read out through the output terminal Do.



Di: data input terminal

(54) SCANNING CIRCUIT FOR DISPLAY PANEL DEVICE

(11) 3-48889 (A)

(43) 1.3.1991 (19) JP

(21) Appl. No. 64-184286 (22) 17.7.1989


(71) FUJI ELECTRIC CO LTD (72) HARUHIKO NISHIO

(51) Int. Cl⁵. G09G3/36,G02F1/133

PURPOSE: To prevent the latch-up caused by an induction pulse from a data line by constituting each stage of a shift register so that its stage output is set automatically to a non-selective logical state at the time of turning on a power source and setting a scanning signal voltage immediately after turning

on the power source to the intermediate potential.

CONSTITUTION: A shift register 10 receives data D by its input Di, and sends it to a shift register of the next scanning circuit from an output Do, while advancing this data by one stage each by a clock pulse CP. Subsequently, when a power source is turned on, all stage outputs of the shift register 10 in a scanning circuit 100 are set automatically to a non-selective state, and scanning signals SV outputted to a scanning line 3 of a display panel 1 from the circuit 100 are all set to the intermediate potentials V1 - V2. Accordingly, even if a pulse is induced to the scanning line 3 through a capacitance of a picture element 2 from a data line 4, it does not exceed power source potentials Vd, Ve. In such a way, the scanning circuit 100 is protected effectively from danger of latch-up.



⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平3-48889

@Int. Cl. 3

識別記号

庁内整理番号

❸公開 平成3年(1991)3月1日

G 09 G 3/36 G 02 F 1/133

5 4 5 5 5 0 8621-5C 7709-2H 7709-2H

審査請求 未請求 請求項の数 1 (全8頁)

公発明の名称

表示パネル装置用走査回路

②特 願 平1-184286

②出 願 平1(1989)7月17日

@発明者 西尾

赛 彦

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

社内

の出版 人

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

19代理人 弁理士 山口 厳

明 都 書

1. 免明の名称 表示パネル装置用走査回路

2. 特許請求の顧用

3.発明の詳細な説明

〔産業上の利用分野〕

本発明は核晶等を用いる 表示バネル装置用の走 変回路。 すなわち表示パネル面内の所定方向に並 必要素に一斉表示をさせるための走査線を駆動す るための回路に関する。

〔従来の技術〕

この定金関路には駆動すべき定金線を順次に指定するためにシフトレジスタが組み込まれ、このシフトレジスタをクロックパルスで駆動しないのでで、 これにより指定された定金線に対する駆動出力電圧を表示パネルの駆動用の1対の電震位のいずれかに、ないしはその付近に置くことにより定金線を駆動する。この要領を第4図および第5回を参照して登明する。

特開平3-48889(2)

据 4 図に一部が示された表示バネル 1 の間内には多数の 画来 2 がマトリックス配置されており、横方向に並ぶ 画案に対しては例えば 400本の走金線 3 が、 縦方向に並ぶ 画案に対しては例えば 640本のデータ線 4 がそれぞれ設けられる。走金線 3 に対してその数十本を駆動する走金回路 100 が 散留ないし十数 個 設けられ、データ線 4 に対しては 同様に数十本を駆動するデータ 回路 200 が十数 個 役度設けられる。

各走在国路100 内に組み込まれたシフトレジスク10は図のように互いに度列接続され、クロックパルスCPによってこれら複数個のシフトレジック10の中でデータDが1段ずつ送られる。このでたりの状態にある1フレーム期間の当初に1回だけの大は11である選択論理状態を取るようになけているので、複数個のシフトレジスタ10内をこの単いるので、複数でである。それによって連査練3か1本ずつ指定される。

なお、上述の電位間にはVd>VI>Vm>V2>Veおよび Vd>V3>Vm>V4>Veの関係があるものとし、かつふつ うはV1>V3、V2<V4とされる。

データ信号DVはもちろん 走査信号SVと同期して切り換えられ、例えば第 5 図の矢印 A で示すように同図的の 3 番目の走流信号SV 3 がシフトレジスタの選択論理状態に応じて電位Veになった時、これに対応して 3 回目に切り換わったあるデータ 信号DVが図示のように電源電位 Vd にある場合には対応面素に表示がなされ、中間電位 V3 にある場合には対応面素に表示はなされない。

つまり、第 5 図(a)のフレーム信号FSが乳または 乳に切り換わってから同図(b)の 3 番目の走査信号 SV 3 の電位がVeまたはVdになった時、これに対応 して 3 回目に切り換わった同図(c)に示すような多 数個のデータ信号DVがそれぞれ表示データに応じ で電源電位VdまたはVeにあるか、中間電位V3また はV4にあるかによって決定される表示が 3 番目の 走査額 3 に沿って並从多数個の画案に一斉になる れることになる。

一方、データ回路 200 から任意のデータ線 4 に出力されるデータ 信号 DV は例えば第 5 図 CD に示す波形をもっており、フレーム信号 PSの状態に応じて中心電位 V= から正負に切り換わるのは同じであるが、暇次に表示データに応じて中間電位 V3、V4または電源電位 V4、Vaをとる波形をもつ。

(発明が解決しようとする課題)

上述の走安回路は前述のように1個で数十本の走安線を駆動できるよう例えばCMOS集積回路にまとめられるが、電源投入時にいわゆるラッチフップによって動作しなくなってしまう問題が発生することがある。調査の結果、この原因は電源投入時に走空回路内のシフトレジスタの段出力が不定になりやすい点にあることが判明した。

特開平3-48889 (3)

この走金信号 SVを発生する走査回路 の出力回路 部は例えば C M O S 構成であって、よく知られれているようにその p チャネルおよび n チャネル 健身 効果トランジスタ 対には 4 層のサイリ スタ 構造 C 関様な 4 層の半導体階が合まれており、上述のパルスによって抜れる 電波がこのサイリスタ 構造のゲートに対する 職方向 電波となって、 それを導達させてラッチアップを発生させる。

また、シフトレジスタの設出力の選択論理状態に対応する定変信号に前述の電源電位のかわりに中間電位をとらせるようにすることも不可能ではないが、これでは要素の駆動に電源電圧を有効に利用できなくなり、かつ集種団路の構成を無用に指鍵化させてしまうことになる。

本発明はかかる問題を解決して、電源投入時に ラッチアップが発生する危険のない表示パネル装 運用走去回路を得ることを目的とする。

(提醒を解決するための手段)

本発明では、前述のように定産な名を設定するためのとうに定定なりの別えば、協会をのの別えば、協会をのの別えば、協会をのの別えば、協会をのの別えば、協力に対したの別のに対したのでは、シーののは、シーののでは、シーののでは、シーののでは、シーののでは、シーののでは、シーののでは、シーのでは、シ

このラッチアップの危険を少なくするため、定意団路の出力団路部のトランジスタのサイズを大きくとってラッチアップ耐量を増加させることは可能であるが、必ずしも問題を根本的に解決することにならず、かつ定変線ごとにトランジスタ対のサイズが増加する不利を免れない。

上記様成にいう電源投入時のシフトレジスタの各致出力の非選択論理状態への自動設定は、例えばその各段を様成するインパータ用電界効果トランジスタ対のソース・ドレイン間抵抗を互いに異ならせることにより行なうことができる。

特開平3-48889(4)

(作用)

上記構成からわかるように、本発明は電源投入道程のシフトレジスタの各段をその段出力がおり、 は独理状態になるよう自動設定することに分の定義を受けることに分の定義を受けることに分の定義を対した。 は駆動電圧を非選択状態に対応する前述の中毒を はに置き、データ線側からの誘導によって定数線 にパルスが発生しても電源電位を越えることがが 発生する危険をなくすものである。

(実施例)

図を参照しながら本発明の実施例を説明する。 第1図は本発明による走査回路の実施例回路で、 第4図と同部分には同符号が付されている。

第1図向は表示パネル1と走査図路100 の内部 構成を第4図と異なる向きで示す。表示パネル1 の経方向に並ぶ画業2 に共遠に設けられた各走査 練3に走査信号SVを乗せる走査図路100 内には、 n段のシフトレジスタ10とn個の抽理図路20とn個の出力図路30が設けられる。

本免明では前述のようにこの各股国路11を電源投入時にその股出力がこの実施例では私である非選択結理状態に自動設定されるようにするため、例えばそのインバータ11 a を第1 図(c) あるいは第1 図(c) に示すように構成する。

シフトレジスタ10はその入力DIにデータ Dを受け、通例のようにクロックバルスCPにより1段でつこのデータを進めながら、出力Doから次の走変国路のシフトレジスタに送るもので、データ D の内容によって前述のように常にその1個の段出力のみが選択論理状態に置かれる。以下、この実施例では選択論理状態は通常のように乳の絵理状態で指定されるものとする。

かかるインバータ11 a が組み込まれた第 1 図 (c)の段回路11では、電源投入後の電源電位 veの立ち上がりに襲してそのスレーブ回路部でこの L を出力するインバータ11 a とインバータ 11 b とで L の配像状態が確立され、関係にそのマスター回路部で L の配像状態が確立され、従ってその段出力が L の論理状態に自動設定される。

特開平3-48889 (5)

以上から容易にわかるように、電源投入時の段 四路11の % への自動設定には、インバータ11 b の p チャネル電界効果トランジスタ12 p のソース・ ドレイン間抵抗を n チャネル電界効果トランジス タ12 n より高く設定し、あるいは p チャネル電界 効果トランジスタ12 p 側にキャパシタ13を並列接 続することでもよい。

この実施例では、シフトレジスタ10の入力Di側 には、電源投入後まだ確立されていないデータD を短時間内禁止するため、アンドゲート14 a およ び 14 b とオアゲート 14 c が接続されており、 同様 にクロックパルスCPに対してもその短時間内の禁 止のためアンドゲート15 a および15 b とオアゲー ト15 c が設けられる。 さらに、この例では走査団 路が受ける信号が確立されるのを確がめるため、 その代表としてフレーム信号PSを利用してこれを グロックバルスCPのかわりに短時間内用いるよう になっており、このためクロックパルスCPがアン ドゲート15gの。 フレーム信号PSがアンドゲート 15bのそれぞれの一方の入力に与えられる。デー タDのかわりにはフリップフロップ16の箱のQ出 力から取られた始動データBaを短時間内用いるよ うになっており、このためデータDはアンドゲー ト14mの、始動データ0mはアンドゲート14bのモ れぞれの一方の入力に与えられる。これらのアン ドゲートの射器のため別のフリップフロップ17の Q出力である朝御信号Saが用いられる。

以上のように構成された第1図の実施例では、電源投入時に走査回路100内のシフトレンスタ10の全部の股出力が非選択状態である4の状態に自動設定され、走査回路100から表示パネル1の走査線3に出力される企査は号5Vがすべて中間電景といるのキャパシタンスを介して走査線3にパルスがほぶない。ときないなく、走査回路100をラッチアップの危険から有効に保護することができる。

第2回は電源投入直後に限らず走査団路が受けるデータ、クロックバルス、フレーム信号等が確立されるまでの短時間内、走査団路をラッチアップの危険から保護する実施例を示し、第3回には予査団路100内のシフトレジスタ10に関連する部分のみが抽出して示されており、その各股団路11は第1回四〜似のように構成されて、電源投入直後にその設出力が4の非選択状態に自動設定されるものとする。

両フリップフロップ16および17は、いずれもそのD入力に与えられている電源電位vdによりその立ち上がり後にイネーブル状態に置かれ、それらのトリガ入力下には図示のようにシフトレジスク10の初段の設出力およびこの例では終段の段出力がそれぞれ与えられる。

電源投入直後、シフトレジスタ10の段出力は上は 出のようにすべていなのでフリップフロロップ17は リセット状態で、従って制御信号 Seiは第3回にに 示すようにこの時刻taにいのなび15a はディモーン ル状を 第1の ひとり ロックート14 b おとり ロックート14 b との アンドゲート14 a おとり ロックート14 b との アンド がのよび 15 b はインパータ 17 a を介むれている。 この時 4 により マアコ 16 b b b で カカリ セット がよる に フリップフロップ16 b b b で が ステドゲート 14 c を介 の時 4 には 気の状態に あって、アンアトレジスタ10の人力 Diに 与えられている。

特閒平3-48889(6)

この状態で第3図(a)のようにフレーム信号PSか与えられると、アンドゲート15b およびオアゲート15c を介してクロックパルスCP1 としてシフトレジスタ10に与えられ、その入力Diに与えられている始動データDaの私がフレーム信号PSの立ち上がり時に初段に鉄み込まれ、その段出力が私になるのでこれをトリガ入力 T に受けているフリップフロップ16がセットされて、始動データDaは第3図(c)のように似の状態になる。

以後はフレーム信号FSが乳になるつどに初段の別の選択論理状態が次段以降に順次送られる。フレーム信号PSがn回乳になって、第3回の時刻にの選択論理状態がシフトレジスタ10の特段につきますると、その段出力の乳によってフリックでカウによってアンドゲート14 b および15 b をディセーブルすると同時に、アンドゲート14 a おおおよび15 b をディセーブルすると同時に、アンドゲート14 a おおおけてアンドルリスタ10に受け入れる正規の状態に移る。

以上説明した実施例に限らず、本発明は種々の 態根で実施をすることができる。実施例では電源 投入時にシフトレジスタの各段出力を非選択論理 状態に自動設定する手段として、その段回路がマ スタースレーブ方式のCMOS回路の場合につき インパータ用の相補トランジスタ対のソース・ド レイン関抵抗を異ならせ、あるいは一方のトラン ジスタにキャパシタを並列接続したが、この手段 を取ることができる。

(発明の効果)

以上のとおり本発明では、シフトレジスタのの段出力の選択論理状態により順次指定される定金を信号のほどを1対の電源路に対し、シフトレジスタの登録を駆動する定金の路に対し、シフトレジス理のの各段を電源投入時にその段出力が非選択論がは、また自動設定されるように構成することに電量の表別に対してよる。

これからわかるように、この実施例では第3回の時期にからいまでの時間にシフト理状に対けて、この関にシカは1の時間にシカは20中間に対けないのでは現りに対した。これにジロの私が対象によります。これでは、フレームに対象になります。これでは、フレームに対象には対象によりない。これを受け入れるに対の動作状態に移行される。

使って、この実施例では電源投入直後から入て、この実施例では電源投入直後から入て、自己が確認されるまでの時間でを通じてこれをできる。なお、フレーム信号PSの周波数・中央できる。なお、フレーンスタ10が数十段の場合にように60位でシフトレジスタ10が数十段の間では、アレーム信号P3に乗らずもちろん他の信号を建
変変利用することができる。

このように本発明によれば、定金回路の出力回のように本発明によれば、定金回路のおれて、 できためにそれではないではないではないではないが、 全球ではないが、 ないではないが、 ないではないが、 ないでは、 ないできる。

特別平3-48889(ア)

4.図面の留卓な世男


第1回から第5回(c)までが本鬼明に関し、ほり 図は本発明による双示パネル数ご用走空回路の突 節例回路図、第2回は本発明の贝なる実際のの受 部の回路図、第3回はそれに関迎する主な信号の 被形図、領4回は変示パネル数ごの全体回路図、 ほ5回(a)~(c)はそれに関迎する主な信号の値形図 である。第5回(d)は従来回路においてシフトレジ スタの設出力がすべて選択格理状態になった場合 の走空俗号の被形図である。図において、


1: 窓示パネル、2: 図窓、3: 走在娘、4: データ は、10: シフトレジスタ、11: シフトレジスタの股回路、 11o.11b: インバータ、11c,11d: トランス 3 ッシャンゲート、12p: pチャネル 図外 サランジスタ、12n: nチャネル 3 昇 動 界トランジスタ、12n: nチャネル 3 昇 動 界トランジスタ、13: キャバシタ、 14o.14b: アンドゲート、14c: オアゲート、 15a.15b: アンドゲート、15c: オアゲート、 15a.15b: アンドゲート、15c: オアゲート、 16.17: フリップフロップ、17o: インパータ、80: 全企回路内の 6 短回路、 30: 走在回路内の出力回路、 100: 走在


国国、 200・データ国際、CP.CP1・クロックバルス、 D:データ、D1:データ入力電子、Do:データ、D4:データ入力電子、Do:データ 信号、P-タ出力電子、Da:始助データ、DV:データ信号、So:インバータの出力信号、SV.SV3: 走空信号、T:時間、 ta.to:時刻、 Vd.Vo: 泉示用高管圧電辺で位、Vo:中心性位、V1~V4:中間管位、vd.vo:低低圧管辺径位、PS:フレーム信号、である。

KRYART TI D









特閒平3-48889 (8)

